计数器可用于脉冲计数、分频、定时和数字运算。柜台有很多种。根据触发器是否同时在计数器中触发，可分为同步型和异步型。根据计数过程中计数次数的增减，可分为加法计数和减法计数。

    根据计数器中数字字的编码方式，可分为二进制计数器和二进制十进制计数器，容量可分为十进制计数器和六十进制计数器。它可以控制触发器1、t端子2和CLK端子，计数器时序逻辑是数字电路中应用最广泛的逻辑元件之一。除了计算输入脉冲的数目外，计数器还可以用来产生分频、定时和拍频脉冲。

    计数器按计数脉冲的作用方式分为同步计数器和异步计数器；按功能分类有加法计数器、减法计数器和可逆加减计数器；根据计数系统的不同，可分为二进制计数器，十进制计数器和任意系统计数器。计数器的工作原理。二进制计数器异步二进制加法计数器。

    计数器JK触发器组成的4位异步二进制加法计数器的逻辑图。图中的四个触发器处于计数状态。对来自最低阶触发器f的脉冲进行计数。一旦每个计数脉冲被输入，fo的状态就会改变。低触发器的q端与高触发器的CP端相连。当触发器从低电平变为低电平时，触发器从低电平变为低电平。

    每个触发器设为清零终端，零端ro并联。清除0时，触发器的初始状态为0000。当第一个计数脉冲被输入时，脉冲的后缘产生fo的Q。从0到1，fi、FZ、FS保持0状态，计数器状态为0001，计数器在第二次计数脉冲输入后，Q从1变为0，但Q。F的负跳变加到F的CP端，使Q从0变为1。

    计数器在0状态下，FS仍处于0状态。通过类比，对于F，假设Q代表每个计数脉冲。对于F、FZ和FS，取决于前一位的输出Q是否从1跳到0，即当后缘到达时，输出状态改变；否则，Q、QA和Q的状态与前一位相同。

    因此，在第15计数脉冲输入之后，计数器状态为1111，在第16计数脉冲输入之后，计数器返回到0000。从上面的分析，一个4位二进制加法器计数器有2'-16状态，并且计数器的状态每16个计数脉冲循环一次。通常，计数器的状态称为计数器的十进制数。